직장생활 · 삼성전자 / 공정설계
Q. 삼성전자 M기술팀 금속 배선공정시 도금법이 아닌 왜 PVD를 쓰는건가요?
삼성전자 M기술팀 금속 배선공정시 PVD로 증착시킨다던데,,,, 고집적화 되면서 PVD로 금속 배선 증착시키면 스텝커버리지가 나빠서 키홀이 발생한다고 알고 있어요. 그래서 스텝커버리지 특성이 우수한 전기도금법으로 cu 증착 시키는 게 좋다고 배웠는데, 왜 삼성은 금속배선 만드는데 PVD를 사용하는건가요??
2022.06.08
답변 4
- rradish삼성전자코부사장 ∙ 채택률 77% ∙일치회사
채택된 답변
안녕하세요 다 사용하고 있습니다. 다만, 조금더 미세한 부분에 있어 PVD를 사용하는 제품은 있겠습니다.
- 황황금파이프삼성전자코부사장 ∙ 채택률 77% ∙일치회사
채택된 답변
하나의 제품을 만들기 위해서는 수십 수백번의 공정이 진행됩니다. 제품별로 상이할 수 있으나, 둘다 사용한다고 말씀드릴 수 있습니다. PVD와 전기도금의 장단점이 각각 있을텐데 상황에 맞게 사용합니다
- 어어피치ㅣ삼성전자코차장 ∙ 채택률 77% ∙일치회사
채택된 답변
다 사용하고 있습니다 모든 Metal을 Cu로만 사용하지 않죠 ㅎㅎ Cu는 말씀하신대로 EP로 기르는데 다른 막질의 경우 모두 EP로 할 필요없으니 여러 방법으로 덮거나 성장시키죠 목적은 모두 하나같이 저항을 줄이기 위함이구요
- mmasteric삼성전자코부사장 ∙ 채택률 76% ∙일치회사
모두 사용합니다만 미세공정이 필요할수록 pvd가 많이쓰입니다. 목적은 기생저항 캡 줄이려는 용도이구요
함께 읽은 질문
Q. 삼성전자 DS 인턴 사업부 선택 고민
안녕하십니까 선배님들 오늘 삼성전자 JD가 공개되었는데 준비하던 메모리사업부에서 계약학과 때문인지 공정설계를 뽑지 않아 고민이 생겼습니다.. 고민은 현재 시점 기준 S.LSI사업부/ Foundry사업부/CTO_반도체연구소 이렇게 공정 설계가 열렸는데 사업규모와 내 활동 적합도 등 전반적인것을 고려했을 때 어떤 사업부 공정설계를 지원하는게 현실적으로 맞을지 고민이 됩니다. 학점:4.41(주전공)/4.13(전체) 주전공: 화학과/연계전공: 반도체제조공학 활동: 1. RRAM PISPICE를 활용한 시뮬레이션을 통한 SNN 모델링 및 최적화 2. 뉴로모픽 칩 VIRTUOSO를 활용해 회로 설계, 레이아웃, 패드 제작 등 활동[칩 제작 전체 회로설계 과정] 3. TCAD를 통한 TANOS FLASH 구조 설계 및 시뮬레이션 결과 비교 후 파라미터 최적화 4. 측정 교육
Q. 디지털 회로 설계와 공정설계 간의 연관성 부여 관련 질문
안녕하세요. 전자전기공학부 4학년 학생입니다. 현재 진로관련 고민이 있어 의견을 여쭙고자 합니다. 저는 디지털회로설계와 공정설계 두개의 직무를 연결하여 최종적으로 공정설계 직무에 지원하고자 합니다. 제 개인적인 관심도는 디지털회로설계 분야에 있어서 집적회로설계 등의 과목을 수강하며 virtouso로 full adder를 설계 및 분석하였습니다. 또한 개인적인 프로젝트로 Vivado verilog를 사용하여 dram interface와 controller를 설계 중입니다. 학부연구생으로는 plasma actuator 소자를 연구하며 ritho/etch/metal deposition 공정을 경험하였고, 소자 mask design 또한 담당하였습니다. breakdown이 일어나는 조건을 파악하여 mask를 수정하고 소자 특성을 재측정하는 경험을 했습니다. 공정설계 직무로 지원하기에 지금의 경험을 어떻게 어필할지, 회로설계 경험을 녹여내는 방향에 대해 여쭙고 싶습니다.
Q. 반도체 문턱전압 산포 관련 질문 드립니다.
학부 때 2cm*2cm wafer를 통해 TFT를 만든 경험이 있습니다. Gate oxide로는 Al₂O₃를 사용했으며, sol-gel 공정을 기반으로 spin coating 방식으로 증착했습니다. 이때 웨이퍼 중심부에 위치한 소자들에 비해, edge(가장자리) 영역의 소자에서 문턱전압이 평균적으로 약 0.4 V 더 크게 측정되는 현상을 확인했습니다. 이에 대한 분석을 Gate Oxide가 spin coating 시에 웨이퍼 가장자리에서는 용액이 상대적으로 두껍게 쌓이는 edge bead 현상 때문이라고 분석했습니다. 이때 질문이 있습니다. 1. 먼저, 저의 분석이 타당한지가 궁금합니다. 2. 2 cm × 2 cm와 같은 소형 웨이퍼에서도 edge bead 현상이 유의미하게 발생하는지가 궁금합니다. 3.이러한 두께 비균일성이 문턱전압 약 0.4 V 수준의 차이를 유발했다고 보는 해석이 타당한지가 궁금합니다. 현직자분들께서 팩트 검증해주셨으면 좋겠습니다!
궁금증이 남았나요?
빠르게 질문하세요.